Skip to content

天楚锐齿

人工智能 云计算 大数据 物联网 IT 通信 嵌入式

天楚锐齿

  • 下载
  • 物联网
  • 云计算
  • 大数据
  • 人工智能
  • Linux&Android
  • 网络
  • 通信
  • 嵌入式
  • 杂七杂八

linux的arch/arm/mm/proc-(arch).S

2018-03-14
这里以arch/arm/mm/proc-v6.S做例子:
ENTRY(cpu_v6_proc_init)
mov     pc, lr

ENTRY(cpu_v6_proc_fin)
stmfd     sp!, {lr}
cpsid     if                    @ disable interrupts
bl     v6_flush_kern_cache_all
mrc     p15, 0, r0, c1, c0, 0          @ ctrl register
bic     r0, r0, #0x1000               @ …i…………
bic     r0, r0, #0x0006               @ ………….ca.
mcr     p15, 0, r0, c1, c0, 0          @ disable caches
ldmfd     sp!, {pc}

/*
*     cpu_v6_reset(loc)
*
*     Perform a soft reset of the system.  Put the CPU into the
*     same state as it would be if it had been reset, and branch
*     to what would be the reset vector.
*
*     – loc   – location to jump to for soft reset
*
*     It is assumed that:
*/
.align     5
ENTRY(cpu_v6_reset)
mov     pc, r0

/*
*     cpu_v6_do_idle()
*
*     Idle the processor (eg, wait for interrupt).
*
*     IRQs are already disabled.
*/
ENTRY(cpu_v6_do_idle)
mcr     p15, 0, r1, c7, c0, 4          @ wait for interrupt
mov     pc, lr

ENTRY(cpu_v6_dcache_clean_area)
#ifndef TLB_CAN_READ_FROM_L1_CACHE
1:     mcr     p15, 0, r0, c7, c10, 1          @ clean D entry
add     r0, r0, #D_CACHE_LINE_SIZE
subs     r1, r1, #D_CACHE_LINE_SIZE
bhi     1b
#endif
mov     pc, lr

/*
*     cpu_arm926_switch_mm(pgd_phys, tsk)
*
*     Set the translation table base pointer to be pgd_phys
*
*     – pgd_phys – physical address of new TTB
*
*     It is assumed that:
*     – we are not using split page tables
*/
ENTRY(cpu_v6_switch_mm)
#ifdef CONFIG_MMU
mov     r2, #0
ldr     r1, [r1, #MM_CONTEXT_ID]     @ get mm->context.id
orr     r0, r0, #TTB_FLAGS
mcr     p15, 0, r2, c7, c5, 6          @ flush BTAC/BTB
mcr     p15, 0, r2, c7, c10, 4          @ drain write buffer
mcr     p15, 0, r0, c2, c0, 0          @ set TTB 0
mcr     p15, 0, r1, c13, c0, 1          @ set context ID
#endif
mov     pc, lr

/*
*     cpu_v6_set_pte_ext(ptep, pte, ext)
*
*     Set a level 2 translation table entry.
*
*     – ptep  – pointer to level 2 translation table entry
*            (hardware version is stored at -1024 bytes)
*     – pte   – PTE value to store
*     – ext     – value for extended PTE bits
*/
armv6_mt_table cpu_v6

ENTRY(cpu_v6_set_pte_ext)
#ifdef CONFIG_MMU
armv6_set_pte_ext cpu_v6
#endif
mov     pc, lr

cpu_v6_name:
.asciz     “ARMv6-compatible processor”
.align

.section “.text.init”, #alloc, #execinstr

/*
*     __v6_setup
*
*     Initialise TLB, Caches, and MMU state ready to switch the MMU
*     on.  Return in r0 the new CP15 C1 control register setting.
*
*     We automatically detect if we have a Harvard cache, and use the
*     Harvard cache control instructions insead of the unified cache
*     control instructions.
*
*     This should be able to cover all ARMv6 cores.
*
*     It is assumed that:
*     – cache type register is implemented
*/
__v6_setup:                                                                            /*初始化v6处理器,TLB/CACHE,切换到MMU on*/
#ifdef CONFIG_SMP
mrc     p15, 0, r0, c1, c0, 1          @ Enable SMP/nAMP mode
orr     r0, r0, #0x20
mcr     p15, 0, r0, c1, c0, 1
#endif

mov     r0, #0
mcr     p15, 0, r0, c7, c14, 0          @ clean+invalidate D cache  /*清楚cache、buffer*/
mcr     p15, 0, r0, c7, c5, 0          @ invalidate I cache
mcr     p15, 0, r0, c7, c15, 0          @ clean+invalidate cache
mcr     p15, 0, r0, c7, c10, 4          @ drain write buffer
#ifdef CONFIG_MMU
mcr     p15, 0, r0, c8, c7, 0          @ invalidate I + D TLBs      /*使能TLB*/
mcr     p15, 0, r0, c2, c0, 2          @ TTB control register
orr     r4, r4, #TTB_FLAGS
mcr     p15, 0, r4, c2, c0, 1          @ load TTB1
#endif /* CONFIG_MMU */
adr     r5, v6_crval                                                         /*设置处理方法v6_crval,看下面*/
ldmia     r5, {r5, r6}
mrc     p15, 0, r0, c1, c0, 0          @ read control register
bic     r0, r0, r5               @ clear bits them
orr     r0, r0, r6               @ set them
mov     pc, lr                    @ return to head.S:__ret           /*从head.S的 adr     lr, __enable_mmu 知道,此时lr为__enable_mmu,即跳转到__enable_mmu处执行。*/

/*
*         V X F   I D LR
* …. …E PUI. .T.T 4RVI ZFRS BLDP WCAM
* rrrr rrrx xxx0 0101 xxxx xxxx x111 xxxx < forced
*         0 110       0011 1.00 .111 1101 < we want
*/
.type     v6_crval, #object                                         /*在上面__v6_setup设置好供以后用。*/
v6_crval:
crval     clear=0x01e0fb7f, mmuset=0x00c0387d, ucset=0x00c0187c

.type     v6_processor_functions, #object
ENTRY(v6_processor_functions)
.word     v6_early_abort
.word     pabort_noifar
.word     cpu_v6_proc_init
.word     cpu_v6_proc_fin
.word     cpu_v6_reset
.word     cpu_v6_do_idle
.word     cpu_v6_dcache_clean_area
.word     cpu_v6_switch_mm
.word     cpu_v6_set_pte_ext
.size     v6_processor_functions, . – v6_processor_functions

.type     cpu_arch_name, #object
cpu_arch_name:
.asciz     “armv6”
.size     cpu_arch_name, . – cpu_arch_name

.type     cpu_elf_name, #object
cpu_elf_name:
.asciz     “v6”
.size     cpu_elf_name, . – cpu_elf_name
.align

.section “.proc.info.init”, #alloc, #execinstr   /*参考vmlinux.lds.S,可以看到这个段对应__proc_info_begin,从head-common.S知道,__proc_info_begin是由__lookup_processor_type这个函数调用,从而得到具体某个处理器的信息。*/

/*
* Match any ARMv6 processor core.
*/
.type     __v6_proc_info, #object      /*这个段就定义了这个结构体,对应procinfo.h里面的proc_info_list结构*/
__v6_proc_info:
.long     0x0007b000                        /*cpu_val*/
.long     0x0007f000                         /*cpu_mask*/
.long   PMD_TYPE_SECT | \              /*__cpu_mm_mmu_flags*/
PMD_SECT_BUFFERABLE | \
PMD_SECT_CACHEABLE | \
PMD_SECT_AP_WRITE | \
PMD_SECT_AP_READ
.long   PMD_TYPE_SECT | \             /*__cpu_io_mmu_flags*/
PMD_SECT_XN | \
PMD_SECT_AP_WRITE | \
PMD_SECT_AP_READ
b     __v6_setup                              /*__cpu_flush,看上面的__v6_setup*/
.long     cpu_arch_name                  /*arch_name*/
.long     cpu_elf_name                     /*elf_name*/
.long     HWCAP_SWP|HWCAP_HALF|HWCAP_THUMB|HWCAP_FAST_MULT|HWCAP_EDSP|HWCAP_JAVA   /*elf_hwcap*/
.long     cpu_v6_name                     /*cpu_name*/
.long     v6_processor_functions       /*proc*/
.long     v6wbi_tlb_fns                     /*tlb*/
.long     v6_user_fns                       /*user*/
.long     v6_cache_fns                     /*cache*/
.size     __v6_proc_info, . – __v6_proc_info /*大小*/

1,131次阅读

Post navigation

前一篇:

linux的arch/arm/kernel/head-common.S

后一篇:

linux的init/Main.c

发表评论 取消回复

邮箱地址不会被公开。 必填项已用*标注

个人介绍

需要么,有事情这里找联系方式:关于天楚锐齿

=== 美女同欣赏,好酒共品尝 ===

微信扫描二维码赞赏该文章:

扫描二维码分享该文章:

分类目录

  • Linux&Android (79)
  • Uncategorized (1)
  • 下载 (28)
  • 云计算 (37)
  • 人工智能 (8)
  • 大数据 (24)
  • 嵌入式 (34)
  • 杂七杂八 (34)
  • 物联网 (59)
  • 网络 (23)
  • 通信 (21)

文章归档

近期文章

  • 使用Python渲染OpenGL的.obj和.mtl文件
  • 用LVGL图形库绘制二维码
  • Android使用Messenger和SharedMemory实现跨app的海量数据传输
  • CAN信号的c语言解析代码
  • QT qml下DBus的使用例子

近期评论

  • 硕发表在《使用Android的HIDL+AIDL方式编写从HAL层到APP层的程序》
  • maxshu发表在《使用Android的HIDL+AIDL方式编写从HAL层到APP层的程序》
  • Ambition发表在《使用Android的HIDL+AIDL方式编写从HAL层到APP层的程序》
  • Ambition发表在《使用Android的HIDL+AIDL方式编写从HAL层到APP层的程序》
  • maxshu发表在《Android9下用ethernet 的Tether模式来做路由器功能》

阅读量

  • 使用Android的HIDL+AIDL方式编写从HAL层到APP层的程序 - 16,806次阅读
  • 卸载深信服Ingress、SecurityDesktop客户端 - 12,078次阅读
  • 车机技术之Android Automotive - 6,661次阅读
  • 车机技术之车规级Linux-Automotive Grade Linux(AGL) - 5,862次阅读
  • Linux策略路由及iptables mangle、ip rule、ip route关系及一种Network is unreachable错误 - 5,711次阅读
  • 在Android9下用ndk编译vSomeIP和CommonAPI以及使用例子 - 5,658次阅读
  • linux下的unbound DNS服务器设置详解 - 5,601次阅读
  • linux的tee命令导致ssh客户端下的shell卡住不动 - 4,998次阅读
  • 车机技术之360°全景影像(环视)系统 - 4,897次阅读
  • libwebp(处理webp图像)的安装和使用 - 4,749次阅读

功能

  • 文章RSS
  • 评论RSS

联系方式

地址
深圳市科技园

时间
周一至周五:  9:00~12:00,14:00~18:00
周六和周日:10:00~12:00

标签

android AT命令 centos Hadoop hdfs ip ipv6 kickstart linux mapreduce mini6410 modem OAuth openstack os python socket ssh uboot 内核 协议 安装 嵌入式 性能 报表 授权 操作系统 数据 数据库 月报 模型 汽车 测试 深信服 深度学习 源代码 神经网络 统计 编译 网络 脚本 虚拟机 调制解调器 车机 金融
© 2023 天楚锐齿